{"id":388,"date":"2020-03-08T07:23:28","date_gmt":"2020-03-08T07:23:28","guid":{"rendered":"https:\/\/www.affinite.fr\/index.php\/2020\/03\/08\/amd-prepare-des-puces-pour-des-supercalculateurs-encore-plus-puissants\/"},"modified":"2020-03-08T07:23:28","modified_gmt":"2020-03-08T07:23:28","slug":"amd-prepare-des-puces-pour-des-supercalculateurs-encore-plus-puissants","status":"publish","type":"post","link":"http:\/\/www.affinite.fr\/index.php\/2020\/03\/08\/amd-prepare-des-puces-pour-des-supercalculateurs-encore-plus-puissants\/","title":{"rendered":"AMD pr\u00e9pare des puces pour des supercalculateurs encore plus puissants"},"content":{"rendered":"

[ad_1]
\n<\/p>\n

\n

Il n\u2019y a pas de fum\u00e9e sans feu. Si AMD a \u00e9t\u00e9 choisi pour propulser les deux supercalculateurs les plus puissants du monde, c\u2019est autant pour une question de rapport qualit\u00e9\/prix que pour des choix technologiques pertinents pour les usages cibles.<\/p>\n

\"\"\/
<\/figure>\n

Apr\u00e8s que le d\u00e9partement am\u00e9ricain de l\u2019\u00e9nergie a annonc\u00e9, hier, avoir retenu des CPU et GPU AMD pour leur \u00ab El Capitan \u00bb<\/a> – un monstre qui affiche 2 exaflops au compteur \u2013 on en sait aujourd\u2019hui un peu plus sur les \u00e9l\u00e9ments techniques qui ont motiv\u00e9 la d\u00e9cision.<\/p>\n

Infinity Architecture : acc\u00e9l\u00e9rer la communication entre les puces<\/h3>\n
\"\"\/
<\/figure>\n

La premi\u00e8re innovation tient non pas dans le nombre de c\u0153urs ou les fr\u00e9quences, mais dans la communication. Plus pr\u00e9cis\u00e9ment dans la communication des composants entre eux, une piste qu\u2019explore d\u00e9j\u00e0 la premi\u00e8re g\u00e9n\u00e9ration de puces pour serveur EPYC.<\/p>\n

\"\"\/
<\/figure>\n

\u00c0 l\u2019heure actuelle, deux CPU EPYC peuvent \u00eatre \u00ab coupl\u00e9s \u00bb par le protocole d\u2019interconnexion Infinity Fabric et ainsi adresser jusqu\u2019\u00e0 quatre\u00a0GPU chacun. Probl\u00e8me : chaque GPU est per\u00e7u comme une entit\u00e9 unique, sans partage d\u2019information entre eux. La prochaine et deuxi\u00e8me g\u00e9n\u00e9ration du protocole prend le nom de \u00ab Infinity Architecture \u00bb, et permettra \u00e0 chaque CPU d\u2019adresser chacun quatre\u00a0GPU qui non seulement pourront communiquer avec le CPU, mais aussi \u00e9changer des donn\u00e9es entre eux. De quoi \u00e9viter au syst\u00e8me de perdre trop de\u00a0temps \u00e0 faire circuler les informations d\u2019un GPU \u00e0 l\u2019autre.<\/p>\n

Mais c\u2019est la troisi\u00e8me g\u00e9n\u00e9ration du protocole appel\u00e9e \u00ab Infinity Architecture \u00bb qui est la plus importante et qui sera au c\u0153ur des performances du supercalculateur El Capitan. Un syst\u00e8me o\u00f9 jusqu\u2019\u00e0 huit\u00a0GPU sont interconnect\u00e9s entre eux pour former un \u00ab super GPU \u00bb. Plus besoin d\u2019adresser s\u00e9par\u00e9ment chaque processeur graphique, le couple de processeurs EPYC s\u2019adressera aux GPU de mani\u00e8re indiscrimin\u00e9e.
Les GPU se chargeront de r\u00e9partir les informations et la charge de travail entre eux. De quoi faciliter le travail des programmeurs et, th\u00e9oriquement, am\u00e9liorer les performances.<\/p>\n

\"\"\/
<\/figure>\n

Plus fort encore, l\u2019Infinity Architecture Gen 3 permettra d\u2019unifier la m\u00e9moire entre les CPU et les GPU, mais AMD n\u2019a pas donn\u00e9 de d\u00e9tails techniques sur le fonctionnement de sa solution.<\/p>\n

L\u2019entreprise a cependant communiqu\u00e9 sur une partie du \u00ab secret \u00bb d’une communication si rapide entre les puces. Elle tient en autres \u00e0 sa future technologie de packaging X3D. AMD sera en effet capable d\u2019empiler de la m\u00e9moire ultra rapide sur plusieurs couches. La promesse est une multiplication par dix\u00a0de la bande passante entre les c\u0153urs de calcul et la m\u00e9moire.<\/p>\n

CDNA, des GPU d\u00e9di\u00e9s aux calculs<\/h3>\n
\"\"\/
<\/figure>\n

L\u2019autre innovation d\u2019AMD est la cr\u00e9ation d\u2019une nouvelle ligne de GPU professionnels bas\u00e9s sur une architecture appel\u00e9e CDNA. Au contraire de ses puces RDNA (Radeon DNA) dont l\u2019usage premier\u00a0est graphique, qu\u2019il s\u2019agisse de cartes de jeux ou de cartes de rendu 3D professionnelles, les puces CDNA font l\u2019impasse sur tout ce qui touche \u00e0 l\u2019affichage et sont optimis\u00e9es pour le calcul.<\/p>\n

Car aussi puissantes soient-elles, les cartes actuelles Radeon Instinct d\u00e9rivent en effet de ces puces d\u00e9di\u00e9es aux jeux vid\u00e9o. Elles\u00a0int\u00e8grent\u00a0 donc des \u00e9l\u00e9ments \u2013 gestion des \u00e9crans, des shaders, etc. \u2013 qui n\u2019ont aucun int\u00e9r\u00eat pour les calculs intensifs ou l\u2019apprentissage profond des IA.<\/p>\n

D\u00e9barrass\u00e9es de ces portions inutiles, les futures puces CDNA disposeront de plus d\u2019unit\u00e9s de calcul \u00ab utiles \u00bb et d\u2019une architecture aux petits oignons pour le calcul hautement parall\u00e9lis\u00e9.<\/p>\n